電子デバイスで使用される薄膜は、真空蒸着法、スパッタリング、CVD、メッキ、陽極酸化などで作製します。研究室では、薄膜やナノマテリアルの作製にスパッタリングと真空蒸着法を主に用います。いずれも物理蒸着法（PVD）と呼ばれる作製法のグループで、真空中で固体原料を気体状態にしてから、基板上に堆積させ再び固体にするものです。スパッタリングでは固体原料をプラズマイオンで衝撃して原子をたたき出し、真空蒸着法では固体原料を高温に熱して蒸発気化させます。真空にするのは、原料の酸化など化学変化を防ぐため、原料同士が基板に達する前に衝突するのを防ぐため、原料以外のガス分子や原子を薄膜内に導入しないようにするためです。

スパッタリングでは放電ガスの圧力や基板の温度により膜の緻密さが影響を受けます[1]。緻密な方が膜として完成されたイメージがありますが、隙間だらけの膜であれば表面積が増えますので、ガスセンサーなどへの用途では相応しいといえます。研究室では、放電ガス圧力と膜密度の関係を調べてきました。

また、スパッタリングは原料をプラズマイオンで削りますので、削れ具合（エロージョン）によっては基板に堆積する膜厚が均一でなくなります。どのような原料がどのようにスパッタされて基板に堆積していくのかを、シミュレーションや実験から調べてきました。

多くの種類の原子を含む膜では、スパッタのされ方が原子により異なるので、原料の組成と膜の組成が異なることがあります。また、時間の経過とともに、原料表面の凹凸によりスパッタされやすい個所とされにくい個所ができることもあります。

蒸着は「蒸発」と「付着」を合わせた言葉で、真空蒸着法を単に蒸発法と呼ぶこともあります。原材料を蒸気の状態にし、基板の上まで飛行させ、基板に吸着させ、基板上で膜が形成されます。研究室ではこの方法で薄膜を作るほか、各過程での条件を変えることにより、ナノ粒子やナノワイヤーなどのナノマテリアルを作製する研究をしています。

参考文献

• [1] J. A. Thornton, The microstructure of sputter-deposited coatings, J. Vac. Sci. Technol., A 4 (6),  3059-3065 (1986).